作业帮 > 综合 > 作业

在Verilog中always有以下几种用法我搞不懂区别和意思:always @ (*) always @ * alwa

来源:学生作业帮 编辑:百度作业网作业帮 分类:综合作业 时间:2024/05/02 22:25:05
在Verilog中always有以下几种用法我搞不懂区别和意思:always @ (*) always @ * always
在Verilog中always有以下几种用法我搞不懂区别和意思:
1,always @ (*)
2,always @ *
3,always
然后就是在后面写代码,他们有什么区别,不是always后要跟敏感信号吗?怎么这几种没有?
在Verilog中always有以下几种用法我搞不懂区别和意思:always @ (*) always @ * alwa
1,always @ (*) 表示所有的输入都做为敏感信号.后面两个没见过